# 論文 シリコンカーバイド パワー MOSFETs Silicon Carbide Power MOSFETs マルハン ラジェシュ クマール 原 邦彦 Rajesh Kumar MALHAN 原 Kunihiko HARA

Wide band gap semiconductor silicon carbide (SiC) is of prime interest for developing the high performance MOS based low loss power devices for high speed switching applications. These ideal switches will revolutionize the fundamental inverter technology of motor drive and HVDC transmission systems. This paper provides an overview of recent advances in SiC-MOSFET design and device processing technologies. The design concept of normally-off epi-channel field effect transistor (ECFET), which utilizes the larger channel mobility in the accumulation-layer is described. The challenges for power device development beginning from SiC crystal quality to key device processing are discussed.

Key words : Silicon carbide, MOSFET, Accumulation-mode, JFET effect, Thermal oxide, Interface traps, Ion-implantation.

1.はじめに

Siは今日のエレクトロニクス全般における主要な材料として発展してきたが,SiCは21世紀におけるパワーエレクトロニクスの材料として期待されている.Si に対するSiCの材料的な優位性は,2~3倍のバンド ギャップ,10倍のアバランシェ電界強度,2.5倍の飽 和電子速度,3倍の熱伝導率をもつことである<sup>1)</sup>. Fig.1に4H-SiCの主な物性値をSiと比較する.

SiCは熱酸化によってSiO<sup>2</sup> ゲート酸化膜を形成する ことができるため,他の化合物半導体と比較して,主 にMOSデバイスの製造に優れたポテンシャルが期待 されている.SiCパワーデバイス(ショットキ パリア とpinダイオード, MOSFET, IGBT, GTO)と高周波デ バイス(MESFET, SIT, RF JFET)が,最近10年間活 発に研究されている.

SiCデバイスの応用としては,自動車用の高温セン サやモータドライブシステム,航空宇宙電子工学,高 電圧直流送電,レーダー,移動体通信等が挙げられる <sup>2)3()(5)</sup>.最近,モータドライブシステムと高電圧直流 送電に必要な高耐圧,高電流駆動能力が可能なSiC MOSFETの作製技術において大きな進展がみられる ようになった.

SiC MOSFETは既にSiパワーデバイスのオン抵抗の理論限界を越えたが,SiCの材料から理論的に期待される性能は,いまだに実現されていない.これは主に,SiCの結晶としての品質とデバイスプロセス技術が,まだ充分に発達していないという事実による.



Fig.1 A comparison of physical properties of 4H-SiC with Si.

未解決の課題としては,(1)マイクロパイプ欠陥と 転位がない大面積SiCウエハの開発(2)高温におい て高い信頼性がある高品質MOS界面の実現(3)イオ ン注入による高活性化率p形ドーピング技術等が挙げ られる.本論文では実用的なSiCパワーデバイスを実 現するうえで重要なSiC MOSFETの設計とキーデバ イスプロセスにおける最近の進展を概観する.

\*(社)電子情報通信学会の了解を得て,論文誌C Vol.J83-C No.11の紹待論文pp979-989(2000.11)より一部修正して掲載.

#### 2.SiCパワーMOSFETの設計

パワーSiC MOSFETは二つの基本的デバイス構造 すなわち,(1) プレーナ型MOSFET(2) トレンチ型 MOSFETが,通常用いられる.トレンチ構造はJFET 抵抗成分が存在せず,チャネルが基板に垂直でトレン チの側壁に形成されているため,ユニットセルの高密 度集積化に有利な構造であり,オン抵抗Ronの低減に 有効である<sup>(1)</sup>.

しかし,(1100)あるいは(1120)面のトレンチ側 壁に形成されたMOS界面の品質は,(0001)面に形成 されたMOS界面に比べて劣っているため,MOSFET の反転層チャネル移動度が低い<sup>77)</sup>.この結果,SiCト レンチ型MOSFETは高いRonになる.トレンチ型 MOSFETの他の課題として,トレンチコーナー部の 電界集中によって引き起こされるゲート酸化膜の絶縁 破壊を伴うプレイクダウンが挙げられる.更にRIEに よって形成されたトレンチ側壁上の反転層チャネル移 動度は,研磨表面上に比べてかなり低いことがわかっ ている.

従って、これらの要因がデバイス特性に重大な影響 を与える.これに対して、プレーナ構造はゲート領域 付近で電界集中が起らないため、高耐圧への応用に非 常に有利である.SiCでは不純物の拡散係数が非常に 小さいため、実用的なプロセスにおいては拡散がない と考えてよい.従って、pベース領域とn・ソース領域 がイオン注入によって作製されること以外は、SiCの プレーナ型MOSFET構造はSiのDMOSFET構造と似 ている.プレーナ構造ではRonはJFET抵抗成分の存 在により増加する.プレーナ型MOSFETでも低い反 転層チャネル移動度が報告されている.6H-SiC MOSFETの反転層チャネル移動度で最もよい値は、 パルク移動度の1/3以下である50~80cm<sup>2</sup>/V・sで ある.

高品質SiC / SiO<sup>2</sup> 界面すなわち,界面準位密度を 低減することが高い反転層チャネル移動度を得るうえ で必要不可欠である.反転層チャネル移動度が低い原 因は,MOS界面の品質が悪いことによる.高い界面 準位密度によるクーロン散乱は反転層チャネル移動度 を低下させる.その結果,MOSFETのオン抵抗Ron は高くなる.SiC材料の性能を最大限に引き出すため にデバイス設計技術と平行して,SiCデバイスのプロ セス技術が研究されている.デバイス設計の視点で, SiC MOSFETにおける低い反転層チャネル移動度を 解決するための取り組みが進められている.

#### 2.1 **蓄積モード**SiC MOSFET

1997年に我々は, n 形に低濃度ドーピングしたエ ピチャネルを有する革新的なトレンチ型とプレーナ型 の蓄積モード MOSFET構造すなわちエピチャネルト ランジスタ(ECFET)<sup>3,3)</sup>を提案した.ECFETはMOS 構造を形成するために, pベース領域上にチャネル層 をエピタキシャルで成長することを主な特徴とする. このエピタキシャル層で形成されたチャネル領域とp ベース領域のドーピング濃度を独立に制御することが できる.ECFETはチャネル領域のドーピング濃度と pベース領域のドーピング濃度を独立に制御すること によって,高耐圧,低オン抵抗,低閾値電圧を有する パワーMOSFETを設計することが可能である.

従って, チャネル領域のドーピング濃度とは独立に pベース領域のドーピング濃度を高くすることができ るため, pベース領域の厚さを低減することが可能で ある.このため,反転モード構造と比較してトレンチ 型では, Ronのチャネル成分を,プレーナ型ではRon のJFET成分を低減することができる.更に蓄積モー ドの電気伝導ではチャネルの深さが反転層モードに比 べて5~10倍深い.従って,電気伝導が界面状態か ら受ける影響は小さくなる.蓄積モードのチャネル移 動度は,電界の緩和によって反転層チャネル移動度よ り高くなることが期待される.エピタキシャル成長し たn形チャネル層は, pベース領域とエピチャネル領 域間の仕事関数の差による電位と,エピチャネル領域 とポリシリコンゲート電極間の仕事関数の差による電 位によって完全に空乏化させることができる.

この新しい構造は,アバランシェ降伏条件まで耐え られるものである.我々は初めて,約10.9m cm<sup>2</sup>の Ronを有する蓄積モード4H-SiCトレンチECFETを報 告した.同様な蓄積モードのトレンチ側壁チャネルを 用いて,1400Vの耐圧(Bv)で,15.7m cm<sup>2</sup>のオン 抵抗Ronを有する4H-SiC IOP-ACCUFETが報告され た<sup>9)</sup>.このデバイスのデバイス性能指数(BV<sup>2</sup>/Ron) は125MW/cm<sup>2</sup>であり,SiパワーMOSFETの理論限 界に比べて25倍以上高い.

Fig. 2は現在報告されているSiCパワーMOSFETの RonとBvをプロットしたものである.Si MOSFETの 理論限界と4H-SiC MOSFETの理論限界も記入してあ る.Chilukuriら<sup>10)</sup>はプレーナACCUFETの作製方法 について報告した.蓄積モードのチャネル移動度は, 6H-SiC ACCUFETにおいて120cm<sup>2</sup> / V・s であった. しかし,彼らはpベース領域のBが拡散するという

論 文

問題を指摘している.通常ハイパワーデバイス応用で は、ユニットセルのピッチを減らすために、単位セル の微細化が求められる.しかし、Bが拡散するとpベ ース領域間の距離が小さくなるため、ユニットセルを 小さくすることができない.我々はプレーナ4H-SiC ECFETのpペース領域のBが横方向および縦方向に 拡散することを制御するC/B組み合わせイオン注入 を用いた革新的なイオン注入プロセスを報告した<sup>(1)</sup>.



Fig.2 Present status of specific on-state resistance and blocking voltage for SiC power MOSFETs.

我々はC/B組み合わせイオン注入によって形成されたBのディープレベルと,Bの拡散との関係を実験的に確立した.また第1原理計算によってSiC中へのB拡散を支配しているのは,空孔メカニズムであることを提案した<sup>12),13)</sup>.組み合わせイオン注入したC濃度がB濃度と等しいかあるいは,それ以上の場合にはBの拡散が完全に抑制されることを見出した<sup>14)</sup>.

我々が提案した蓄積モードのプレーナECFETの断 面模式図をFig. 3示す.この図にはデバイスを設計す る際に重要な問題になるデバイスの電気特性を劣化さ せるBの縦方向および横方向の拡散を示してある. JFET領域へのBの横方向の拡散の結果,作製された デバイスが高いRonになったり,JFETピンチ効果に よって,電気伝導が制限されることになる.(0001) 面の4H-SiC n / n<sup>+</sup>シングルエピウエハを用いてプレ ーナ型ECFETを作製した.デバイス作製の詳細は他 の文献に記載してある<sup>11)</sup>.



Fig.3 Schematic cross-sectional structure of accumulation mode planar epi-channel field effect transistor (ECFET).

## Bの横方向の拡散がある場合とない場合の 4 H-SiC プレーナ ECFET の室温における典型的なオン特性を Fig. 4 に示す.



Fig.4 On-state output characteristics of the fabricated accumulation mode planar 4H-SiC ECFET with (i). B implanted and (ii). C/B sequentially implanted p-base region.

Bの横方向の拡散がない場合のプレーナECFETで は、優れた電流飽和特性とゲート制御性を示すID-VD 特性が得られた.VG=VDで測定した閾値電圧は約2.0V であった.C/B組み合わせイオン注入を用いること で、ECFETのPベース間の距離を約3µmまで縮小す ることが可能になり、JFETビンチ効果が改善された ことで、明らかに3~4倍にドレイン電流を増加させ ることができた.

この革新的な技術は,パワーデバイスの設計からの 要求であるB拡散を抑制することで,ユニットセルの ピッチを縮小することにより,高密度集積化への扉を 開いた.作製したBの横拡散のない4H-SiCの室温に おける典型的なオフ特性をFig.5に示す.作製したデ バイスは約200m cm<sup>2</sup>のRonで,設計どおり室温に おいてアバランシェブレイクダウンは1200V以上にな った.作製したECFETのオン抵抗Ronが高い原因は, 4H-SiCの伝導帯端付近の高い界面準位密度により, 蓄積層チャネル移動度が低いためである.伝導帯端付 近の界面準位密度が高いため自由電子はトラップされ る.従って,電気伝導にとって有効な電子が減少する. 更にトラップされた電子は,2次効果として蓄積層チ ャネルの自由電子の移動度を減少させるクーロン散乱 を引き起こす.



- Fig.5 Typical off-state output characteristic of the fabricated accumulation mode planar 4H-SiC ECFET.
  - 2.2 **革新的なアプローチ:**SiC の異方性の特性
  - 2.2.1 SiC ポリタイプの選択:バルク電子移動度の
    異方性

4H-SiCポリタイプがパワーデバイスの研究開発の 材料として選択されている.4H-SiCが選ばれる理由 は,(1) 6H-SiCに比べて高いバルク電子移動度をも つこと(2) 高品質な大面積ウエハが入手可能なこと (3) エピタキシャル成長を含む進んだプロセス技術が あるからである.Schornerら<sup>15)</sup>は同一条件における 4H-, 6H-, 15R-SiC MOSFETの反転層チャネル移動度 の比較を報告した.

彼らは反転モードの4H-SiC MOSFETのMOS界面 において高い界面準位密度と高い界面近傍の酸化膜ト ラップ密度に影響を受けた低い反転層チャネル移動度 (5~30cm<sup>2</sup> / V·s)を観測した.これに対して6H-SiCは4H-SiCよりは高い反転層チャネル移動度(30 ~80cm<sup>2</sup> / V·s)を示した.横型の6H-SiCパワー MOSFETの性能は,4H-SiCの約1 / 10であるc軸方 向に平行なバルク移動度に制限される.彼らは SiO<sub>2</sub> / SiC MOS界面の状態の分布を提案した.それ によると,バンドギャップの中心より上において界面 状態はアクセプタライクで,バンドギャップの中心よ リ下において界面状態はドナーライクであることを示 した.

Afanasevら<sup>16)</sup>は4H-SiCと6H-SiCの伝導帯端の間 に界面近傍の酸化膜トラップ密度が存在することを初 めて報告した.界面近傍の酸化膜中のトラップ密度は MOS界面において散乱中心となり,極端に反転層チ ャネル移動度を低下させる.

Yano ら<sup>17)</sup>は 4H-, 6H-と15R-SiCの反転モード MOSFETも同様な性能を示すことを報告した.15R-SiCのバンドギャップは 4H-SiCのバンドギャップよ リ小さい.このため,界面近傍の酸化膜トラップ密度 による反転層チャネル移動度への影響は小さい.更に 15R-SiCのバルク移動度は,4H-,6H-SiCに比べて異方 性が低い.従って,15R-SiCはパワーデバイス応用に とって有用なポリタイプであるが,まだ市販されてい ない.

2.2.2 結晶面の選択:チャネル移動度の異方性

バルク移動度は,パワーデバイスの設計にとって重要なパラメータである.バルク移動度の異方性はデバ イス性能を決定する重要な因子でもある.通常の (0001)面へのステップコントロールエピタキシャル 成長は,基板からのポリタイプの情報が受け継がれる ため,6H-SiCの場合には3.5°のオフ角が,4H-SiC の場合には8.0°のオフ角を必要とする.ウエハのオ フ角による表面ラフネスはMOS界面特性と反転層チ ャネル移動度に影響を与える.

Yano ら<sup>18)</sup>はオン基板を用いて(1120)面上に形成

した 6H-と 4H-SiC MOSFETの反転層チャネル移動度 が劇的に向上することを報告している.(1120)面上 のプレーナ 4H-SiC MOSFETを用いて,反転モード MOSFETでは初めて,高い反転層チャネル移動度 (低電界チャネル移動度~100cm<sup>2</sup> / V・s)と負性温度 依存性が観測された.以上の結果は,SiC MOSFET にとって(1120)面が最もよいことを示している. これは熱酸化膜の異方性によって(1120)面のMOS 界面の品質(具体的には界面近傍の酸化膜トラップ密 度が低減した.)が良くなったことによる.いずれに しても,反転層チャネル移動度が改善されたことを, オン基板の効果すなわち,表面ラフネスの低減に起因 することを実験的に分離することは難しい.

#### 3.キーデバイスプロセス技術

新しい材料によるデバイス開発では、しばしば直面 するようにSiCのデバイスのプロセス技術には、まだ 完全に解決されていない多くの課題がある.重要なプ ロセス技術で未解決の課題としては、(1)マイクロパ イプ欠陥低減と無転位単結晶SiCウエハの実現(2) 高品質なSiO2 / SiC MOS界面と高温での信頼性(3) イオン注入による高活性化率p形ドーピング技術等が 挙げられる.

#### 3.1 単結晶SiC ウエハの品質

パワーデバイスを工業的規模で製造するためには, 高品質基板が必要不可欠である.SiCは融解しないた め,1800 以上の昇華で成長が行われる.現在は改 良レーリー法(昇華法)でSiC結晶成長が行われてい る.マイクロパイプ欠陥,コメットテール欠陥,転位 といった結晶欠陥はデバイスのオン状態およびオフ状 態特性の両方に悪影響を及ぼす.ヘキサゴナル形状の コメットテール欠陥は成長速度の異方性によって起こ る.

またマイクロパイプは,らせん転位が原因となって 引き起こされる.現在,市販されているウエハの転位 密度は10<sup>4</sup>~10<sup>5</sup>cm<sup>-2</sup>である.リーク電流あるいはプ レイクダウン現象についての転位の影響は,現在のと ころ明らかになっていない.熱力学,動力学的あるい は成長プロセスに起因するメカニズムによってマイク ロパイプ発生機構が説明されている.マイクロパイプ 欠陥は一般的に,LPCVD成長のエピタキシャル層へ 伝播していく.

このマイクロパイプ欠陥は,絶縁破壊電界以下にお いてプレイクダウンを引き起こす原因となる.クリー 社が単結晶SiCを供給して以来,技術開発が大きく前 進した.(リサーチレベル: 4 インチ,プロダクショ ンレベル: 2 インチ)最近,市販されているウエハの マイクロパイプ密度は,200個/cm<sup>2</sup>から30個/cm<sup>2</sup> 以下となっている.(リサーチレベル: 0.5個/cm<sup>2</sup>) 大面積パワーデバイスを実現するためには,マイクロ パイプ密度を1個/cm<sup>2</sup>以下のレベルまで下げる必 要がある.従ってSiC単結晶中の欠陥の発生メカニズ ムの理解と欠陥を低減させることが重要な課題であ る.

#### 3.2 熱酸化SiO2 / SiC MOS界面

超低オン抵抗SiC MOSFETを実現するためには,Si と比較して相対的に品質が低いMOS界面の問題を解 決することが必要不可欠である.MOS界面を高品質 化するための研究開発が進められてきた.現在到達し た最も優れたSiC MOSデバイスの界面準位密度は, 10<sup>10</sup> ~ 10<sup>11</sup>eV<sup>-1</sup> cm<sup>-2</sup>の範囲である.4H-SiCは,6H-SiC と比較して高電子バルク移動度をもつためパワーデバ イスの基板として選択されている.

しかし、4H-SiC MOSFETは6H-SiC MOSFETと比 較して、低い反転層チャネル移動度を示す.この結果 は、4H-SiC MOSFETにおいて報告されている界面準 位密度が低いことと一致しない.反転層チャネル移動 度が低い原因は、伝導帯端付近で界面準位密度が指数 関数的に増加することで説明することができる<sup>19)</sup>. Schornerら<sup>15)</sup>は、4H-SiC MOSFETと比べて6H-と 15R-SiC MOSFETでは相対的に1桁高い反転層チャネ ル移動度の値を報告している.

この原因は伝導帯端付近の界面準位密度と界面近傍 の酸化膜トラップ密度が高いためであるとしている. 界面近傍のSiO2の微細構造は,SiCとSiでは非常に異 なっている.Si4C4-xO2化合物あるいはSiO15が,界面 近傍のSiO2に存在することが報告されている.これ らの過剰化合物あるいは残留Cはクラスタを形成した り,あるいはパイロジェニク酸化条件のもとでH+あ るいはOH-イオンと相互作用する.従って,MOS界 面の品質を向上させるためには,界面近傍のSiO2に 存在するC原子を制御することが必要不可欠である.

MOS界面の電気特性は,酸化前,酸化後の条件に 強く依存する.再酸化と酸化後のO2アニール処理が MOS界面付近のC成分を有効に減少させることが見 出されている.これはMOS界面付近のC原子濃度が 減少するためである.n形4H-SiCの(0001)面上の 熱酸化膜を用いて10MV/cm以上の絶縁破壊電界と ミッドギャップ付近で約1 × 10<sup>11</sup>eV<sup>-1</sup> cm<sup>-2</sup> の界面準位 密度の値が達成されている<sup>20)</sup>.

界面近傍の酸化膜トラップ密度を求めるために,ウ エット酸化によって形成した4H-SiC MOSキャパシ タを用いて,アドミッタンススペクトル(TAS)を測 定した.蓄積パイアス条件のもとで,4H-SiC MOSキ ャパシタのアドミッタンススペクトルを系統的に調べ た結果をFig.6に示す.アドミッタンス測定によって MOSキャパシタのトラップセンタに関係する情報が 得られる.蓄積条件では,電子はMOS界面付近に存 在する.この電子は界面近傍の酸化膜トラップ密度に よってトラップされる.これらの界面トラップに捕ら えられた電子をアドミッタンス信号は観測している.



Fig.6 The admittance spectra for 4H-SiC MOS capacitor under various accumulation bias conditions.

Fig. 6より0Vの場合でさえ,ミッドギャップ付近の深いトラップに相当する温度範囲において,ピーク Aのテールが観測されていることがわかる.蓄積バイ アス電圧を0Vから8Vまで増加させると,各バイア ス条件においてプロードなピークが観測された.ピー ク位置が低温側へ移動していることは,イオン化エネ ルギーの低下あるいはトラップ密度に相当する捕獲断 面積の低下を示している.8Vでは異なった微細構造 をもつ界面トラップからの信号である2つのピーク (ピークAとピークB)が現れている.

我々はピークBは酸化膜近傍のトラップによって発 生すると考えている.強い蓄積領域すなわち15Vでは, ピークBのみが現れていることは,以上の議論を裏付 けている.Afanasevら<sup>10)</sup>は初めて界面近傍の酸化膜 中にトラップがあることを報告した.我々はアドミッ タンススペクトルから電子放出率epT<sup>-2</sup>を計算した. 温度に対する電子放出率epT<sup>-2</sup>のアレニウスプロット をFig.7に示す.アドミッタンスのピークAとピーク Bから見積もったトラップ密度をFig.6に示す.



Fig.7 Arrhenius plots of electron emission rate epT<sup>-2</sup> versus reciprocal temperature.

ピークAのイオン化エネルギーは強いバイアス依存 性がある、ピークAに相当するトラップ密度は伝導帯 からミッドギャップ領域においてブロードに分布して いる、ピークBは界面近傍の酸化膜トラップ密度に相 当する、イオン化エネルギー(E=180meV)は4H-と6H-SiCの伝導帯端の間に存在するため,界面近傍 の酸化膜トラップ密度は4H-SiC MOSFETの反転層チ ャネル移動度に強い影響を与えることになる.

しかし,界面トラップ付近の密度は,10<sup>10</sup>~ 10<sup>11</sup>eV<sup>1</sup>cm<sup>2</sup>の範囲である.アドミッタンス法によっ て求めた界面近傍の酸化膜トラップ密度の値は,バイ アス効果によって低く見積もられている可能性があ る.C-V測定から見積もった伝導帯端付近の界面準位 密度の値は、ミッドギャップ付近の低い値と比べて高 い10<sup>12</sup> ~ 10<sup>13</sup>eV<sup>-1</sup> cm<sup>-2</sup> の範囲であり、これが4H-SiC MOSFETの反転層チャネル移動度が低い主な原因と 考えられる.Basslerら<sup>213</sup> はドライ酸化で形成した MOS キャパシタでは伝導帯端付近において、界面準 位密度が高いことを報告している.伝導帯端付近にお いて界面準位密度の値を~1 × 10<sup>11</sup>eV<sup>-1</sup> cm<sup>-2</sup> まで下げ る革新的な技術開発が必要である.

一方,最近では熱酸化膜以外にもデポ酸化膜である LTO (Low Temperature Oxide)やONO (SiO<sub>2</sub> / Si<sub>3</sub>N<sub>4</sub> / SiO<sub>2</sub>)が,ゲート酸化膜として取り上げられ ている.LTO 膜を使ったMOSFET では反転層チャネ ル移動度 (55 ~ 73cm<sup>2</sup> / V·s)が高い<sup>22)</sup>.またONO 膜を用いた場合にはFN 電流が低減するため,高温で 信頼性が向上することが報告されている<sup>23)</sup>.

3.3 SiCへのイオン注入によるドーピング

SiCでは,Siデバイスで通常用いられる熱拡散プロ セスは,B以外ではSiC中のドーパントの拡散係数が 小さいために有用ではない<sup>24)</sup>.ドーパントは熱拡散の 代わりに,SiCへのホットイオン注入によって導入さ れる.NとPは主にn形のイオン注入ドーパントとし て用いられている.NとPは両方とも4H-SiCにシャ ローレベルを形成するドーパントである.[N (84meV),P(93meV)]ハイパワーデバイスの電力 損失を減らすためには,ソースおよびドレインのコン タクト抵抗を低減することが要求される.最近の報告 によると4H-SiCの場合にはPのイオン注入が有力な 候補であることが示されている.Capanoら<sup>25)</sup>は,高 い移動度と高いドーピングが可能なイオン種としてP が優れていることを報告している.

しかし,~10<sup>17</sup>cm<sup>-3</sup> 程度のドーピングレベルではN の方が優れている.Catty ら<sup>26)</sup>はPをイオン注入した 場合の方が,Nをイオン注入した場合よりも僅かでは あるがpn 接合リーク電流が大きくなることを報告し ている.これはN原子に比べてP原子の方が重いため, ダメージを受けやすいからである.Fig.8に4H-SiC にイオン注入したN,P,P/Nのシート抵抗の熱処理 温度依存性を示す.

Pをイオン注入した試料のシート抵抗の値は,Nを イオン注入した試料に比べて,高い熱処理温度におい て1桁小さくなっていることがわかる.低い熱処理温 度(~1200)において,4H-SiCにイオン注入され たNあるいはPのシート抵抗は,1k / 以上にな った.P/Nの層構造にイオン注入された試料(Fig. 8の挿入図参照)では,1200 という低い熱処理温度 において,高い活性化率を示した(シート抵抗は1 k

/ 以下になった).しかし,高い熱処理温度においては,Pをイオン注入した試料と比べて大きな違いはなかった.以上の結果を理解するためには,更に理論的研究を進めていく必要がある.



Fig.8 (a). Dependence of sheet resistance of N, P and P/N implanted 4H-SiC on activation annealing temperature. and (b). Contour plots of the square wave function of half-occupied lowest state for (i) 2N\_C model, (ii) 2P\_Si model, and (iii) N\_C-P\_Si model.

ドナーが形成されるメカニズムを解明するために, NとPの電子構造のドナーモデルを第1原理計算によ ってシミュレーションした27020).NドーパントはSiサ イトあるいはCサイトのどちらにも存在することがで きる.NはSiに比べてC原子に近い原子半径と電気陰 性度をもっている.従ってSiサイトに比べて,Cサイ トに占めるNの確率は非常に高い.同様にP原子がSi 格子位置に占める確率は,非常に高い.更にSiとPの 電気陰性度の違いは,CとNの違いに比べて小さい. NとPの組み合わせイオン注入は,各々CサイトとSi サイトの両方を占めることによって,キャリアを高濃 度化することができる.Fig.8(b)に示した波動関数 の2乗はドナー密度と同等である.2N\_Cモデル(2 個のCサイトに,2個のNを置き換えたモデル)のド ナー密度は結晶全体にわたって一様に分布している. アンチボンディングサイトであるSi原子のまわりで はドナー密度が高くなっている.

この結果、CサイトのNドーパントはシャロードナ ーになる.同様に2P\_Siモデル(2個のSiサイトに, 2個のPを置き換えたモデル)もまた結晶全体にわた って一様になっている.N\_C-P\_Siモデルの場合(C-とSi-サイトの各々にNとPを置き換えたモデル)すな わち、N/P組み合わせイオン注入では、NとPのま わりで異なった対称性をもっている.それゆえ,これ らの波動関数の重なりは, 2N Cと2P Siモデルと比 べて小さい.またシャローレベルは高ドーズのイオン 注入種に影響を受けない.この計算では考察している シミュレーションのモデルサイズが小さい(64原子 に対して2個のドーパント原子)ことによって,イオ ン化エネルギーの計算の絶対値は現実の値に比べて数 百meV程度の誤差があることに注意する必要がある. 従って、これらのNとPの組み合わせイオン注入の結 果は,キャリア濃度の最大値が得られる最適条件の知 見のみを与えている.Raoら29)は6H-SiCにおいて, NあるいはPのみのイオン注入に比べてN/Pの組み 合わせイオン注入の方が高いキャリア濃度が得られる ことを報告している.

p形ドーパント (AIとB) で高い活性化率を得るこ とは,通常のワイドバンドギャップ半導体と同様に難 しい.AIのシャローエネルギーレベルは約191 ~ 230meVである.Bに関係するシャローとディープエ ネルギーレベルは,各々285 ~ 390meVと540 ~ 720meVである.Bドーパントは他の -Aグループ不 純物より,少ないダメージでSiC中へ深くイオン注入 することが可能である.Adrian 5<sup>30</sup>は磁気共鳴測定 を用いて,SiサイトのBによってシャローアクセプタ レベルが形成されていることを明らかにした.Dセン タとして知られている第2ディープレベルの微細構造 は,まだ研究が進められているところである.

我々は第1原理計算に基づいて,過剰C状態にする ことによって,BがSiサイトに入る確率を高くして, 活性化率を向上させることができることを報告した<sup>27)</sup>. 従ってC/B組み合わせイオン注入ではBがSiサイト 位置に占める確率を増加させることができる.またこ の方法はDセンタの形成を抑制する.我々はBに関係 するディープレベルの欠陥の微細構造として,複合欠 陥Bsi + Vc(Siリッチ状態)と[B = C]si(Cリッチ状態) を提案した<sup>28)</sup>.Troffer ら<sup>31)</sup>は,C/B組み合わせイオ ン注入はDセンタの形成を抑制することを議論してい る.我々はC/B組み合わせイオン注入した4H-SiC を用いて,Bに関係するディープ欠陥レベルの形成に, 組み合わせイオン注入したCがどのような効果を与え るのかを系統的に研究した<sup>11),12)</sup>.

実験にはLPCVDで厚さ 5 µmのp形エピタキシャル 層を形成した面方位(0001)の4H-SiCを用いた.矩 形プロファイルを形成するために,Bの平均濃度が 1 × 10<sup>18</sup> cm<sup>-3</sup>で,深さ0.75 µmの8段イオン注入を行 った.Cの濃度は1 × 10<sup>17</sup> cm<sup>-3</sup>から1 × 10<sup>20</sup> cm<sup>-3</sup>の範 囲で変化させた.C/B組み合わせイオン注入の試料 はAr雰囲気において1700 で30分間の活性化熱処理 を行った.Fig.9に4H-SiC(試料#1~#5)のC/ B組み合わせイオン注入のアドミッタンススペクトル を示す.



Fig.9 Series of admittance spectra at 10kHz for C/B sequentially implanted 4H-SiC samples (Sample#1 ~ sample#5).

# エピタキシャル層を形成した試料#1(イオン注入なし)においてAIのシャローレベルに相当するピー

クA1 がスペクトルに見出された.Bがイオン注入さ れた試料#2においては,ピークA1以外にピークA2 とピークD1が観測された.各々のピークはBドーパ ントに関係したシャローレベルとディープレベルに相 当する.Bのシャローレベルを求めるためにアドミッ タンスから計算したホール放出率epT2のアレニウス プロットをFig.10に示す.



Fig.10 (a). The plot of hole emission rate epT<sup>-2</sup> versus reciprocal temperature for B shallow level and (b). The free hole concentration as a function of co-implanted C-atoms concentration in the C/B sequentially implanted 4H-SiC samples.

実験データをフィッテングした傾きから,ピーク A2のイオン化エネルギーは237meVと計算された. ピークD,センタのイオン化エネルギーは,DLTSから 約589meVと測定された<sup>11)</sup>.ピークD,の強度の大きさ は欠陥密度に比例しているため,実験データは組み合 わせイオン注入した80%程度のBがディープレベル を形成していることを示している.アドミッタンスス ペクトルから求めたAIとBのイオン化エネルギーが 低くなった理由は,おそらく同じ極性のドーパントの 相互作用によるものである.試料#3(C:B= 0.1:1)では,アドミッタンススペクトルは試料#2 (Bのみ)とほぼ同じ形状をしている.しかし,ピー クD,の強度はCの導入によって減少している.これ に対して,試料#4(C:B=1:1)のアドミッタ ンススペクトルは欠陥レベルの形成において大きな変 化があったことを示している.組み合わせイオン注入 したC濃度が増加するのに伴って,CとBの比が1: 1になるとBに関係するピークD,は完全に消失して いる.一方,Bによるシャローレベルのイオン化エネ ルギーは,活性化したホール濃度が増加することに伴 って,連続的にシフトしているようにみえる.

C-V解析から計算した自由ホール濃度を組み合わせ イオン注入したC濃度の関数としてプロットした.自 由ホール濃度は組み合わせイオン注入したC濃度がB とCの比でB:C=1:1までは増加することが見出 された.すなわち,活性化したホール濃度は試料#4( B:C=1:1)で最も高くなっている.しかし,C リッチ条件のもとではC濃度が増加するのに伴って, 自由ホール濃度の減少がはじまる.試料#5(C: B=10:1)では,イオン化エネルギー428meVにお いて新しいピークD₂がアドミッタンススペクトルに 観測された.

弱いピークD2 センタが, D1 と比較して相対的に低 いエネルギーレベルに存在している.活性化率に相当 するBのシャローレベルA2 の相対強度の大きさは1 桁低下した.C-Vデータもまた活性化しているホール 濃度が減少していることを示した.従って,C/B組 み合わせイオン注入プロセスでは,組み合わせイオン 注入時の正確なC濃度の制御が,深い欠陥レベルを抑 制するために必要不可欠である.イオン注入の残され た課題には,モフォロジーを制御すること,残留欠陥 とpn 接合リークの関係を明確にすること等が挙げら れる.

#### 4.まとめ

革新的なパワーエレクトロニクスの発展を目指し て,SiC MOSFETのデバイス設計とプロセス技術は, 新しい挑戦に取り組んでいることを概観してきた.特 に蓄積モードのECFETのハイパワースイッチング素 子としてのポテンシャルを議論した.材料としての課 題は,マイクロパイプ欠陥と転位の密度を減少させる ことにある.デバイスプロセス技術には,SiO2/SiC MOS界面の品質の向上が望まれている.伝導帯端付 近には,10<sup>12</sup>~10<sup>13</sup>eVcm<sup>2</sup> レンジの高い界面準位密度 が残っている.反転層チャネル移動度を大きく減少さ せる界面近傍の酸化膜中のトラップが,伝導帯端付近 に観測された.界面準位密度はミッドギャップ付近で は低いが,伝導帯端に向かって指数関数的に増加する. この現象は6H-SiCより4H-SiCの方が顕著である. MOS界面の伝導帯端付近の界面準位密度を減少させ るために,研究開発が進められている.

また,高活性化率と低いpn接合リーク電流を実現 するためには,イオン注入後の熱処理による欠陥の挙 動の解明がまだ不充分である.革新的な技術である C/B組み合わせイオン注入は高濃度にp形ドーピン グすることとB拡散を制御することを実現した.また 4H-SiC ECFETを作製して,C/B組み合わせイオン 注入技術の有効性を確認した.この技術はSiCハイパ ワーデバイス応用における高密度集積化技術の可能性 を開いた.斬新な設計コンセプト,高品質SiC材料お よび新しいデバイスプロセス技術開発の相乗効果によ って,半導体パワーエレクトロニクスの限界は乗り越 えられるであろう.

#### <参考文献>

- 1) M. Bhatnagar and B. J. Baliga, IEEE Trans. Electron Devices, 40 (1993) 645.
- 2) B. J. Baliga, Proc. IEEE, 82 (1994) 1112.
- 3) N. G. Hingorani and K. E. Stahlkopf, Scientific American, 269 (1993) 78.
- 4) W. C. Nieberding and J. A. Powell, IEEE Trans. Industrial Electronics, 29 (1982) 103.
- 5) K. Hara, 7<sup>th</sup> Inl. Conf. on Silicon Carbide, III-Nitrides and related Materials, Stockholm, 1997.
- 6 ) B. J. Baliga, T. Syau, and P. Venkatraman, IEEE Electron Device Letters 13 (1992) 427.
- 7) S.T. Sheppard, M.R. Melloch, and J.A. Cooper, Jr., IEEE Trans.Electron Devices,41 (1994) 1257.
- 8) S.Onda, R. Kumar, and K. Hara, Phys. Stat. Sol. (a), 162 (1997) 369.
- 9 **)** J. Tan, J. A. Cooper, Jr., and M. R. Melloch, *IEEE Device Research Conf.*, Charlottesville, VA, 1998.
- 10) R.K. Chilukuri, P.M. Shenoy, and B.J. Baliga, 10<sup>th</sup> Int. Symp. on Power Semicond. Devices and ICs, Kyoto, 1998.
- 11 ) R. Kumar, J. Kozima, and T. Yamamoto, Jpn. J. Appl. Phys. 1, Regul. Pap. Short Notes 39 (2000) 2001.

- 12) R. K. Malhan, 1<sup>st</sup> Int. Workshop on Ultra-Low-Loss Power Device Technologies, Nara, 2000.
- 13 ) E. N. Mokhov, E.E. Goncharov, and G.G. Ryabova, Sov. Phys. Semicond., 18 (1984) 27.
- 14) Y. Nakano, T. Kachi, H. Tadano, and R. Kumar, J. Crystal Growth, 210 (2000) 183.
- 15) R.Schorner, P.Friedrichs, D.Peters, and D.Stephani, IEEE Electron Device Letters 20 (1999) 241.
- 16 ) V.V. Afanasev, M.Bassler, G.Pensl, and M.Schulz, Phys. Stat. Sol. (a), 162 (1997) 321.
- 17) H.Yano, T.Kimoto, H.Matsunami, M.Bassler, and G.Pensl, 8<sup>th</sup> Int. Conf. on Silicon Carbide, III-Nitrides and related Materials, NC, 1999.
- 18) H.Yano, T.Hirao, T.Kimoto, H.Matsunami, K.Asano, and Y.Sugawara, 8<sup>th</sup> Int. Conf. on Silicon Carbide, III-Nitrides and related Materials, NC, 1999.
- 19 ) E. Arnold, IEEE Trans. Electron Dev., 46 (1999 ) 497.
- 20 ) R.Kumarr, Annual Meeting of Jpn. Soc. of Appl. Phys. 29p-YH-8, 1999.
- 21) M. Bassler, V. Afanas'ev, H. Pensl, and M.Schulz, 8t<sup>h</sup> Int. Conf. on Silicon Carbide, III-Nitrides and related Materials, NC, 1999.
- 22) D. Alok, E. Arnold, and R. Egloff, 1<sup>st</sup> Int. Workshop on Ultra-Low-Loss Power Device Technologies, Nara, 2000.
- 23) T.P. Ma, 1<sup>st</sup> Int. Workshop on Ultra-Low-Loss Power Device Technologies, Nara, 2000.
- 24) M. Ikeda, H. Matsunami, and T. Tanaka, Phys. Rev. B, 22 (1980) 2842.
- 25 ) M.A. Capano, J.A. Cooper, Jr., and M.R. Melloch, 8th Inl. Conf. on Silicon Carbide, III-Nitrides and related Materials, NC, 1999.
- 26) K. Chatty, V. Khemka, T.P. Chow, and R. J. Gutmann, 8<sup>th</sup> Inl. Conf. on Silicon Carbide, III-Nitrides and related Materials, NC, 1999.
- 27 ) A. Fukumoto, Phys. Rev. B, 53 (1996) 4458.
- 28 ) R.Kumar, K.Hara, A. Fukumoto, and H. Hayashi, *Int. Workshop on Hard Electronics,* Tsukuba, 1998.
- 29) M.V. Roa, J. Gardner, A. Edwards, N.A. Papanicolaou, G. Kelner, O. W. Holland, M. Gaezzo, and J. Kretchmer, Material Science Forum, 264 (1998) 717.
- 30) F.J. Adrian, S. Greulich-Weber, and J.-M. Spaeth, Solid State Commun., 94 (1995) 41.
- 31) T. Troffer, M. Schadt, T. Frank, H. Itoh, G. Pensl, J. Heindl, H.P. Strunk, and M. Maier, Phys. Stat. Sol. (a), 162 (1997) 277.

### <著 者>



ラジェシュ クマール マルハン (Rajesh Kumar Malhan)

## 基礎研究所

工学博士 1961年ニューデイリで生まれる. 1983年デイリ大学修士課程修了, 1989年同博士課程(Ph.D)修了. 1989年から豊橋技術科学大学 1991年(株)デンソーに入社. SiのOEIC,GaAs/AlGaAsのレーザ ー,SiCパワーMOSFETの研究開 発に従事.



原 邦彦 (はら くにひこ)

取締役,基礎研究所所長 工学博士 1969年名古屋大学工学部卒業. 同年(株)デンソーに入社. 1984年,工学博士. 研究開発部を経て基礎研究所に勤務.この間,MOS界面の物性研究, SiとSiCのパワーデバイスの研究開 発に従事.